設計ミスを回避するにはハードウェア製作前にSIMPLISで設計ミスを特定しましょう!

回路設計したものをPCBやICなどのハードウェアとして製作する前に、SIMPLISによるバーチャル(仮想)プロトタイプとしてシステム性能をテストすることで、設計ミスの50%以上が低減できます。
下の各項目をクリックすると、SIMPLISを使った検証方法について簡単なデモがYouTubeでご覧いただけます。

  1. ラインと負荷の変動率
  2. ステップラインと負荷の動的応答
  3. ボード線図 – ゲインとフェーズの余裕
  4. レイアウト前の損失/ストレス解析
  5. 起動/シャットダウン/故障状態の性能
  6. 結論

YouTubeで日本語字幕を以下のように表示できます:
1.YouTubeの画面で右下の設定(歯車マーク)を押します
2.字幕⇒英語字幕の「英語」が選択されます
3.自動翻訳という項目があるのでそこを押すと様々な言語がリストされます
一番最後の日本語を選択すると、英語が日本語に翻訳され字幕として表示されます


ラインと負荷の変動率

スイッチング電源の完全な非線形スイッチング時間領域モデルを使い、ラインと負荷の変動率を測定することは、ほとんどのシミュレータでは不可能です。しかし、電源が定常状態にさえなれば測定できる綱目は数多くあります。
SIMPLISは、それぞれのラインと負荷の状態に対して、出力電圧と出力電力の波形を平均化することにより、ラインと負荷の変動率を測定するために必要な情報を短時間で収集することができます。
以下のサイトからこの説明がご覧いただけます。ここをクリックすると回路図がダウンロード出来ます

http://www.youtube.com/watch?v=4zVd4lAwjZE

お客様から「SIMPLISはSpiceとどう違うのか?」という質問を受けますが、この例が一つの答えです-SIMPLISがSpiceと明らかに異なる点の一つは、周期的なスイッチングシステムの定常状態の動作点を素早く特定できることです。SIMPLISは、長い時間をかけて回路の過渡解析を行わなくても、DC-DCコンバータ等の回路の定常状態のサイクルを短時間で特定することができます。この回路例では、メモリが2GByte、2GHzCPUのノートパソコンで、DC-DCコンバータの定常状態の動作点を5秒(CPU時間)で特定し、さらに1秒(CPU時間)で定常状態の3つのサイクル波形を計算しています。


ステップラインと負荷の応答

高di/dtのステップ負荷要件を満たすために、最低いくつの出力キャパシタが必要かを判断するためにSIMPLISがよく使われます。この用途でのSIMPLISの使い方について、非常によい設計例がまとめられているので、参考にしてください。: design example
以下のサイトから負荷要件についての説明がご覧いただけます。使用したサンプル回路もダウンロードできます。

Download File: Self Oscillating Converter: step-line-and-load-transient.sxsch
http://www.youtube.com/watch?v=wLXS7mqqnZA

設計ミスを発見する手段として、ハードウェアで測定器を使用すると、出力電流が上がり、DC-DCコンバータが小さくなるにつれて高コストになります。実際、不要な寄生を生じさせることなく、高速な過渡電流を物理的に測定することがますます困難になってきています。このようなケースでは、シミュレーションは測定器よりも有意義な結果を出すことができます。

この例でも、SIMPLISの周期動作点(POP)解析の威力を確認することができます。スイッチング電源のステップ負荷やステップラインの応答を測定するためには、既知の定常状態を基準として測定を行う必要があります。SIMPLISは、最初の定常状態の計算を行うために長時間の過渡解析を行わなくても、対象システムの周期動作点(POP)を素早く特定することができます。

 

ボード線図

SIMPLISの機能の中で特に優れているのは、DC-DCコンバータの完全スイッチング非線形時間領域モデルに対して、平均モデルを導かなくてもAC解析を行える点です。 これを説明するサンプル回路がダウンロードできます。Download this example circuit

以下のサイトからAC解析についての説明をご覧いただけます。

http://www.youtube.com/watch?v=F5APrCYOxAQ
SIMPLISのAC解析は、実際のハードウェアでの測定結果とよく一致します。平均モデルを作成する必要がないため、解析中のシステム性能に関する情報は正確です。

 

レイアウト前の損失/ストレス解析

スイッチング電源のフィールドでの故障の主な原因は、部品に過大なストレスが加わることによります。こうような設計上の欠点は、ハードウェアでの測定器では発見が難しく、これがトラブルの一因となっています。レイアウト上の寄生問題は、最初の時点ではほとんど分からなく、ハードウェア化をする前でのバーチャルプロトタイプによる検討は非常に有効です。

このレイアウト情報が事前になくても、設計ミスの50%以上を発見することができるので、レイアウトの寄生パラメーターが推定値であったり無視されている場合でも、損失解析/ストレス解析を行う十分な価値があります。
このサンプル回路をダウンロードできます。 Download this example circuit

以下のサイトから損失/ストレス解析についての説明をご覧いただけます。

http://www.youtube.com/watch?v=ct1jp726W4M

バーチャルプロトタイプのより理想的なケースにおいて、デバイスが制限ぎりぎり、または制限を超えて動作している場合には、設計プロセスの早い段階でその事実を設計者に伝える必要があります。バーチャルプロトタイプにより予測されたデバイスの損失やストレスが、レイアウトの寄生により軽減されることは稀です。もし、寄生がデバイスの損失やストレスの軽減に重要な役割を果たす場合には、その寄生の値が設計の非常に重要な要素になります。いずれの場合も、バーチャルプロトタイプは、設計の品質向上において大きな役割を果たします。 多くの電源設計者が、電力段の重要デバイスの電力損失や電圧/電流ストレスを推定するのに、SIMPLISを上手く活用するようになってきています。SIMetrix/SIMPLISのモデル抽出機能機能は、FETやダイオード用のSIMPLISデバイスモデルを最適化し、使用時の動作状態(温度、最大電流、逆電圧を含む)をより反映させられるようになりました。以下のSIMPLIS測定機能をご覧ください:

  • PFCスイッチング損失

      Download File: Measuring switching losses in a PFC converter with SIMPLIS (pfc_switching_losses.pdf).

  • PFCコア損失

      Download File: Measuring core losses in PFC inductor with SIMPLIS (pfc_inductor_losses.pdf).

 

起動/シャットダウン/故障状態の性能

過渡解析はSIMPLISで重要なシミュレーションです。バーチャルプロトタイプで行おうとする様々なテストでは、数百ものDC-DCスイッチングサイクルをシミュレーションする必要があります。他のシミュレーションソフトでもそのような解析を実施することは理論的には可能ですが、SIMPLISの過渡解析はそのスピードが速いので、これらの性能のテストが現実的に可能になります。 このサンプル回路をダウンロードできます。:Download this example circuit

以下のサイトからこの説明をご覧いただけます。

http://www.youtube.com/watch?v=8tuQmLCxGrA

結論

スピードの必要性

バーチャルプロトタイピングのプロセスでは、シミュレーションの高速化が求められます。バーチャルプロトタイプの最終テスト結果を出すためには、通常それぞれ10~20の予備シミュレーションを行い、回路設計とシミュレーションモデルの「形を整え」、設計者がテストしたいバーチャルプロトタイプに相当する状態まで持って行く必要があります。

問題となるのはシミュレーションのスピードだけではありません。シミュレーションモデルを「収束」させるために要する時間はすべて無駄な時間となります。スイッチング電源の場合、これがSIMPLISとSpiceとの決定的な違いの一つです。SIMPLISでは、複雑なスイッチングシステムのモデリングを行う際、「収束」を中心とした考え方はしません。

ほとんどのSIMPLISのシミュレーション時間は分単位ではなく秒単位となるため、収束の問題は大幅に軽減され、設計プロセスの前半段階で結果待ちに費やされる時間は最小になります。そのため、設計者は「シミュレーションのどこに問題があるのか」ではなく、「自分の設計のどこに問題があるのか」に集中できるようになります。

 

SIMPLISでハードウエアの繰返し試作の低減

電源を製造するある3つの主要企業の5部署の大きな組織での詳しい調査結果があります。

調査期間中(6から9か月間)、全ての工程変更におけるそれぞれの設計変更の内容について調べました。それは新しい基板(PCB)のレイアウトを訂正する必要があったかどうかですが、最も痛手となる設計変更は追加のハードウエアの修正変更です。これらの設計ミスの50%はPCBのレイアウトをする前に、SIMPLISでシミュレーションをしていれば分かったということです。


SIMPLISで設計ミスの検知

シミュレーションによって検知された設計ミスのうち51%の設計ミスは検知出来て、そのうちの56%の設計ミスはPCBレイアウトの追加的な変更を強いられています。

これらの設計ミスを前もって検知してハードウエアを製作する前に訂正すれば、大きな経済的効果が生まれます。この効果は設計プロセスをどんなに改善しても比べ物にならないくらい大きなものとなります。 バーチャル(仮想)プロトタイプで、56%の検知された新しいレイアウトが必要な設計ミスのうち33%のPCBレイアウト変更は防ぐことができたであろうというデータがあります。

 

SIMPLISによる設計資源の再利用

電源回路のバーチャルプロトタイプの回路図は新しい設計の資源として効率よく使えます。バーチャルプロトタイプを設計データベースとして保存すれば、回路図と部品リスト及びこの回路の評価が将来再利用できます。

SIMPLISを使った設計資源の再利用の主な利点は以下の通りです:

» 速く、確実な回路設計ができる  
» 回路の理解がより深まり、応用が広がる  
» 様々な経験が共有される  
» 回路設計に選択の幅が広まる